商丘| 嘉义县| 衡山| 株洲县| 鄂托克前旗| 沧县| 金塔| 利辛| 醴陵| 新化| 雷波| 鄂伦春自治旗| 阿巴嘎旗| 潞西| 东乌珠穆沁旗| 普陀| 祁门| 荆门| 东阳| 吴起| 宜川| 仲巴| 安平| 永兴| 黎平| 若尔盖| 陵水| 翁源| 焉耆| 烈山| 阿图什| 红原| 昌邑| 黑河| 霍州| 合作| 钓鱼岛| 确山| 环江| 澄江| 噶尔| 桃源| 循化| 陇川| 青田| 九龙| 乐平| 合阳| 福海| 宁国| 永春| 梅州| 乳山| 揭东| 新宁| 铜鼓| 河曲| 静宁| 江苏| 君山| 龙游| 南澳| 洋山港| 江川| 噶尔| 淳安| 柘城| 同德| 宁乡| 建湖| 资中| 石家庄| 石泉| 资中| 祁东| 余江| 淄川| 大方| 兰考| 灌云| 稻城| 嘉祥| 怀安| 文昌| 朝天| 九寨沟| 宝安| 寻乌| 朝天| 定西| 寻乌| 十堰| 如东| 农安| 嘉黎| 湛江| 无棣| 华阴| 双辽| 南江| 长宁| 普兰| 新竹市| 金川| 清流| 鹿寨| 太湖| 修水| 宁远| 醴陵| 大厂| 江永| 大邑| 贡嘎| 恭城| 海丰| 墨脱| 大渡口| 冠县| 栖霞| 曹县| 淮阴| 邵武| 城步| 成县| 奉新| 富宁| 安庆| 长汀| 博白| 会东| 米泉| 邳州| 修文| 富顺| 石门| 耒阳| 莘县| 宜昌| 伊通| 阜平| 东沙岛| 江达| 代县| 雅江| 盘锦| 康乐| 长汀| 连山| 泽普| 南浔| 本溪满族自治县| 平山| 铜川| 太湖| 普宁| 翁牛特旗| 邹平| 察隅| 黄岛| 万州| 大同县| 固阳| 清涧| 云溪| 孟州| 长顺| 甘棠镇| 仙游| 西乌珠穆沁旗| 天全| 无棣| 睢宁| 科尔沁左翼中旗| 江安| 兴仁| 临湘| 许昌| 来安| 普安| 新野| 巴中| 广宁| 临清| 林周| 龙山| 宁陕| 莎车| 上饶县| 通化市| 依兰| 孟村| 城口| 南昌市| 云阳| 菏泽| 龙南| 汶上| 康定| 凯里| 渠县| 临潼| 黄陵| 成安| 耒阳| 容城| 黄龙| 六盘水| 衡阳县| 德令哈| 噶尔| 开阳| 巴南| 廉江| 聂荣| 本溪满族自治县| 宿州| 叶县| 大埔| 石拐| 浠水| 京山| 左贡| 滨州| 巴里坤| 长沙县| 冠县| 望江| 察布查尔| 龙口| 突泉| 汉阳| 平舆| 五通桥| 海淀| 锦州| 柳河| 天全| 平昌| 宜春| 盐都| 盐津| 徐州| 梅县| 武都| 长丰| 息县| 陈仓| 监利| 丘北| 宁夏| 瑞丽| 拉萨| 丁青| 相城| 三都| 茶陵| 金寨| 永州| 临泉| 饶阳| 嘉祥| 木里| 陆川|

彩票挂机方案加密:

2018-10-20 17:23 来源:新闻在线

  彩票挂机方案加密:

  希腊化时代,亚历山大大帝对波斯帝国的征服加速了东西方的交往,小亚细亚、黑海等地的遗存极大丰富了这一“过渡时代”的历史记录,现存铭文的多样性亦反映出希腊文化的影响以及希腊文化与当地文化的融合。卷帙浩繁的佛经包含多种文学文类,可以进行文类学研究。

在中国共产党的领导下,我国相继实现了从半殖民地半封建社会到民族独立、人民当家做主新社会的历史性转变,从新民主主义革命到社会主义革命和建设的历史性转变,确立社会主义根本制度,实现了中国历史上最广泛最深刻的社会变革。根据对文化产业生产五个阶段的划分,可以看出在不同阶段其侧重点不同。

  党的十九大报告为推动社会主义文化繁荣兴盛、建设社会主义文化强国提供了根本遵循。文化产业的价值链中所依托的产品是文化产品。

  再次,编写者始终坚持历史观点和美学观点相统一的方法论原则。以往研究多拘泥于单一文本细读方式,忽略社会文化关联。

即使到了19世纪40年代,青年黑格尔派在试图化解黑格尔体系化哲学自身的矛盾时,依然诉诸“把哲学、神学、实体和一切废物消融在‘自我意识’中”来实现。

  印度佛教文学在进入中国的过程中,伴随着中国文化语境的过滤,这一方面基于文化差异,另一方面是文化交流中接受者主体性的体现。

  理想的方式应是既有文化渊源和影响基础,又有普遍规律和审美价值的比较文学研究,而中印佛教文学的比较研究正是如此。党内法规既是管党治党的重要依据,也是建设社会主义法治国家的有力保障,实质为规范各级党委和全体党员权力行为的外在约束;政治规矩是全体党员干部维护中央权威、巩固党的团结、遵循组织原则、端正行为作风的必然要求,实质为践行共产党员理想信念和良好作风的自我约束;工作制度是党在领导国家经济社会发展中工作方法与机制的经验总结,实质为规制党的工作方略、方式与方法的程序约束。

  为解决农村“小生产”和“大市场”矛盾,可以通过进一步深化农业经营体系改革和农业科技创新,在家庭经营基础上,实施新型经营主体培育工程,着力培养一批专业大户、家庭农场、专业合作社、重点龙头企业或现代农业产业联合体。

  从1860年起,基希霍夫接续《希腊铭文集》的整理;在维拉莫威兹负责期间(1902—1931),《希腊铭文集》更名作《希腊铭文》,并成为古典学研究最重要的史料集之一。在社会思想道德建设方面,我们必须把践行社会主义核心价值观融入制度建设和治理工作中,要真正发挥社会主义核心价值观对国民教育、精神文明创建、精神文化产品创作的引领作用,并将其转化为人民的情感认同和行为习惯;要广泛开展理想信念教育,提高人民道德水准,加强人民文明素养,实现经济与社会文明同步发展。

  市委宣传部副部长、市社联党组书记燕爽同志,社联党组成员、专职副主席解超同志,市委宣传部理论处处长陈殷华同志出席会议,会议由市社科规划办主任李安方同志主持。

  该年度报告由总报告、11篇专题报告、大事记、报道文章选编及附录5部分组成,内容包括国家社会科学基金选题规划、评审立项、中期管理、成果验收、经费管理、宣传推介等各个方面。

  “社会历史批评”一度成为某些人贬抑和否定俄罗斯—苏联学者文学研究的理论倾向、评价尺度和方法论的术语。为实现“两个一百年”奋斗目标,党的十九大将乡村振兴战略写进报告,开启了我国乡村发展的崭新时代。

  

  彩票挂机方案加密:

 
责编:

电子发烧友网 > 控制/MCU > 正文

基于使用STM8单片机I2C方式实现读写操作

? 2018-10-20 16:17 ? 次阅读

STM8硬件I2C知识

第十三条资助期刊主办单位财务部门应妥善保存资金账目和单据。

STM8S的I2C模块不仅可以接收和发送数据,还可以在接收时将数据从串行转换成并行数据,在发送时将数据从并行转换成串行数据。可以开启或禁止中断。接口通过数据引脚(SDA)和时钟引脚(SCL)连接到I2C总线。允许连接到标准(最高100kHz)或快速(最高400kHz)的I2C总线。

基于使用STM8单片机I2C方式实现读写操作

1.I2C的4种模式

● 从设备发送模式

● 从设备接收模式

● 主设备发送模式

● 主设备接收模式

2.I2C的主要特点

● 并行总线/I2C总线协议转换器

● 多主机功能:该模块既可做主设备也可做从设备

●I2C主设备功能

─ 产生起始和停止信号

●I2C从设备功能

─ 可编程的I2C 地址检测

─ 停止位检测

● 产生和检测7位/10位地址和广播呼叫

● 支持不同的通讯速度

─ 标准速度(最高 100 kHz)

─ 快速(最高 400 kHz)

● 状态标志:

─ 发送器/接收器模式标志

─I2C 总线忙标志

─ 主模式时的仲裁失败

─ 地址/数据传输后的应答(ACK)错误

─ 检测到错误的起始或停止条件

─ 禁止时钟展宽功能时数据过载或欠载

●3种中断

─1 个通讯中断

─1 个出错中断

─1 个唤醒中断

● 唤醒功能

─ 从模式下如果检测到地址匹配可以将MCU 从低功耗模式中唤醒

● 可选的时钟展宽功能

3.主模式所要求的操作顺序

● 在I2C_FREQR寄存器中设定该模块的输入时钟以产生正确的时序

● 配置时钟控制寄存器

● 配置上升时间寄存器

● 编程I2C_CR1寄存器启动外设

● 置I2C_CR1寄存器中的START位为1,产生起始条件

●I2C模块的输入时钟频率必须至少是:

● 标准模式下为:1MHz

● 快速模式下为:4MHz

软件工程源代码1.关于工程

本文提供的工程代码是基于前面软件工程“STM8S-A04_UART基本收发数据”增加I2C接口修改而来。读写EEPROM的方式和之前“模拟I2C读写”的方式不一样。

2.硬件I2C初始化

void I2C_Initializes(void)

{

CLK_PeripheralClockConfig(CLK_PERIPHERAL_I2C, ENABLE);

I2C_Cmd(ENABLE);

I2C_Init(I2C_SPEED, I2C_SLAVE_ADDRESS7, I2C_DUTYCYCLE_2, I2C_ACK_CURR,

I2C_ADDMODE_7BIT, 16);

}

I2C_SPEED:I2C速度,一般是100K - 400K

I2C_SLAVE_ADDRESS7:从设备地址,作为主设备时,这个地址不起作用。

I2C_DUTYCYCLE_2:快速模式

I2C_ACK_CURR:应答

I2C_ADDMODE_7BIT:设备地址位数

16:输入时钟(单位M)

3.EEPROM_WriteByte写一字节

写一字节分为5个步骤:

void EEPROM_WriteByte(uint16_t Addr, uint8_t Data)

{

while(I2C_GetFlagStatus(I2C_FLAG_BUSBUSY));

/* 1.开始 */

I2C_GenerateSTART(ENABLE);

while(!I2C_CheckEvent(I2C_EVENT_MASTER_MODE_SELECT));

/* 2.设备地址/写 */

I2C_Send7bitAddress(EEPROM_DEV_ADDR, I2C_DIRECTION_TX);

while(!I2C_CheckEvent(I2C_EVENT_MASTER_TRANSMITTER_MODE_SELECTED));

/* 3.数据地址 */

#if (8 == EEPROM_WORD_ADDR_SIZE)

I2C_SendData((Addr&0x00FF));

while(!I2C_CheckEvent(I2C_EVENT_MASTER_BYTE_TRANSMITTED));

#else

I2C_SendData((uint8_t)(Addr》》8));

while(!I2C_CheckEvent(I2C_EVENT_MASTER_BYTE_TRANSMITTED));

I2C_SendData((uint8_t)(Addr&0x00FF));

while(!I2C_CheckEvent(I2C_EVENT_MASTER_BYTE_TRANSMITTED));

#endif

/* 4.写一字节数据 */

I2C_SendData(Data);

while(!I2C_CheckEvent(I2C_EVENT_MASTER_BYTE_TRANSMITTED));

/* 5.停止 */

I2C_GenerateSTOP(ENABLE);

}

4.EEPROM_ReadByte读一字节

读一字节比写一字节多了2个步骤,原因是读的时候多写地址到读数据这个切换过程。

void EEPROM_ReadByte(uint16_t Addr, uint8_t *Data)

{

while(I2C_GetFlagStatus(I2C_FLAG_BUSBUSY));

/* 1.开始 */

I2C_GenerateSTART(ENABLE);

while(!I2C_CheckEvent(I2C_EVENT_MASTER_MODE_SELECT));

/* 2.设备地址/写 */

I2C_Send7bitAddress(EEPROM_DEV_ADDR, I2C_DIRECTION_TX);

while(!I2C_CheckEvent(I2C_EVENT_MASTER_TRANSMITTER_MODE_SELECTED));

/* 3.数据地址 */

#if (8 == EEPROM_WORD_ADDR_SIZE)

I2C_SendData((Addr&0x00FF));

while(!I2C_CheckEvent(I2C_EVENT_MASTER_BYTE_TRANSMITTED));

#else

I2C_SendData((uint8_t)(Addr》》8));

while(!I2C_CheckEvent(I2C_EVENT_MASTER_BYTE_TRANSMITTED));

I2C_SendData((uint8_t)(Addr&0x00FF));

while(!I2C_CheckEvent(I2C_EVENT_MASTER_BYTE_TRANSMITTED));

#endif

/* 4.重新开始 */

I2C_GenerateSTART(ENABLE);

while(!I2C_CheckEvent(I2C_EVENT_MASTER_MODE_SELECT));

/* 5.设备地址/读 */

I2C_Send7bitAddress(EEPROM_DEV_ADDR, I2C_DIRECTION_RX);

while(!I2C_CheckEvent(I2C_EVENT_MASTER_RECEIVER_MODE_SELECTED));

/* 6.读一字节数据 */

I2C_AcknowledgeConfig(I2C_ACK_NONE);

while(I2C_GetFlagStatus(I2C_FLAG_RXNOTEMPTY) == RESET);

*Data = I2C_ReceiveData();

/* 7.停止 */

I2C_GenerateSTOP(ENABLE);

}

技术专区

关注电子发烧友微信

有趣有料的资讯及技术干货

下载发烧友APP

打造属于您的人脉电子圈

关注发烧友课堂

锁定最新课程活动及技术直播
收藏 人收藏
分享:

评论

相关推荐

SN74LVTH162373 具有三态输出的 3...

'LVTH162373器件是16位透明D型锁存器,具有3态输出,设计用于低压(3.3V)VCC操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 缓冲输出使能(OE < /span>)输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线的能力。 OE不影响内部闩锁的操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源或吸收高达12 mA,包括等效的22- 用于减少过冲和下冲的串联电阻。 有源总线保持电路保持未使用或未驱动输入处于有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 这些器件完全适用于使用Ioff和上电3的热插拔应用-州。 Ioff电路禁用输出,防止在断电时损坏通...

发表于 2018-10-20 16:27 ? 0次阅读
SN74LVTH162373 具有三态输出的 3...

MPLabX与一个PICTIT3调试器设备一起使用的问题

发表于 2018-10-20 16:21 ? 13次阅读
MPLabX与一个PICTIT3调试器设备一起使用的问题

在FX3示例程序中哪里可以找到GCtLyDS寄存器?

发表于 2018-10-20 16:08 ? 17次阅读
在FX3示例程序中哪里可以找到GCtLyDS寄存器?

基于通过寄存器和调用库函数的方式,对比测试STM...

通过在线调试的方式,可以看出1条C语句:GPIOA -> BSRR = 1<<3;//PA3输出高电...

发表于 2018-10-20 15:59 ? 22次阅读
基于通过寄存器和调用库函数的方式,对比测试STM...

基于STM32定时器实现毫秒延时函数

STM32定时器包含基本定时器、通用定时器和高级定时器,其中TIM6和TIM7是STM32当中的基本...

发表于 2018-10-20 15:54 ? 35次阅读
基于STM32定时器实现毫秒延时函数

SN74ALVCH16821 具有三态输出的 3...

这个20位总线接口触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16821可用作两个10位触发器或一个20位触发器。 20个触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 ...

发表于 2018-10-20 15:46 ? 0次阅读
SN74ALVCH16821 具有三态输出的 3...

SN74ALVTH16373 具有三态输出的 2...

'ALVTH16373器件是16位透明D型锁存器,具有3态输出,设计用于2.5 V或3.3 VVCC < /sub>操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH1637...

发表于 2018-10-20 15:44 ? 0次阅读
SN74ALVTH16373 具有三态输出的 2...

SN74LVTH162374 具有三态输出的 3...

'LVTH162374器件是16位边沿触发D型触发器,具有3态输出,专为低压(3.3V)设计VCC操作,但能够为5 V系统环境提供TTL接口。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)的正跳变时,触发器的Q输出采用在D输入端设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源或吸收高达12 mA,包括等效的22- 用于减少过冲和下冲的串联电阻。 有源总线保持电路保持未使用或未驱动输入处于有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸...

发表于 2018-10-20 15:41 ? 0次阅读
SN74LVTH162374 具有三态输出的 3...

如何设置STM8L的CFG_GCR寄存器,从而使Halt模式下的中断直接返回Halt状态?

发表于 2018-10-20 15:10 ? 115次阅读
如何设置STM8L的CFG_GCR寄存器,从而使Halt模式下的中断直接返回Halt状态?

AD9361TDD模式下RX和TX的切换进入不了TX状态

发表于 2018-10-20 15:00 ? 37次阅读
AD9361TDD模式下RX和TX的切换进入不了TX状态

请问F28377D不管把外设分配给哪个核,这个外设的结果寄存器两个核都可以读到吧?

发表于 2018-10-20 14:44 ? 70次阅读
请问F28377D不管把外设分配给哪个核,这个外设的结果寄存器两个核都可以读到吧?

请问28335 APWM能否像EPWM一样可以有寄存器去控制使能?

发表于 2018-10-20 14:40 ? 66次阅读
请问28335 APWM能否像EPWM一样可以有寄存器去控制使能?

请问如何在单音模式用AD9910实现QPSK即相位调制?

发表于 2018-10-20 09:34 ? 25次阅读
请问如何在单音模式用AD9910实现QPSK即相位调制?

SN74LVCH16374A 具有三态输出的 1...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 工作电压范围为1.65 V至3.6 V 输入接受电压至5.5 V 最大tpd为4.5 ns,3.3 V 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持所有端口上的混合模式信号操作(5 V输入和输出电压 具有3.3 VVCC < /sub>) 数据输入上的总线保持消除了对外部上拉或下拉电阻的需求 闩锁性能超过250 mA 每JESD 17 < li> ESD保护超过JESD 22 2000-V人体模型(A114-A) 1000 V充电设备模型(C101) 参数 与其它产品相比 D 类触发器   ...

发表于 2018-10-20 17:45 ? 0次阅读
SN74LVCH16374A 具有三态输出的 1...

SN74ALVCH16721 具有三态输出的 3...

这个20位触发器专为1.65 V至3.6 VVCC操作而设计。 SN74ALVCH16721的20个触发器是边沿触发的D型触发器,具有合格的时钟存储器。在时钟(CLK)输入的正跳变时,如果时钟使能(CLKEN)输入为低电平,器件在Q输出端提供真实数据。如果CLKEN \为高电平,则不存储数据。 缓冲输出使能(OE)\输入将20个输出置于正常逻辑状态(高或低)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16721的工作温度范围为?? 40°C至85°C。 特性 Widebus,EPIC是德州仪器公司的商标。 德州仪器广播公司的成员?家庭 EPIC ?? (增强型高性能...

发表于 2018-10-20 17:10 ? 0次阅读
SN74ALVCH16721 具有三态输出的 3...

LSM6DS3 spi接口始终提供低输出

发表于 2018-10-20 16:53 ? 28次阅读
LSM6DS3 spi接口始终提供低输出

SN74ALVCH162374 具有三态输出的 ...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH162374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入端设置的逻辑电平。 输出使能(OE)输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为吸收高达12 mA的电流,包括等效的26- 电阻可减少过冲和下冲。 确保上电或上电时的高阻态向下,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持...

发表于 2018-10-20 16:41 ? 0次阅读
SN74ALVCH162374 具有三态输出的 ...

SN74ALVCH162260 具有三态输出的 ...

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 V CC 操作。 SN74ALVCH162260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B输出,设计用于吸收高达12 mA的电流,包括等效的26- 电阻,以减少过冲和下冲。 确保上电或掉电期间的高阻态,OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。 提供...

发表于 2018-10-20 16:38 ? 0次阅读
SN74ALVCH162260 具有三态输出的 ...

SN74ALVCH16841 具有三态输出的 2...

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VVCC操作。< /p> SN74ALVCH16841具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器,单向总线驱动器和工作寄存器。 SN74ALVCH16841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入,并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16841的工作温...

发表于 2018-10-20 16:06 ? 0次阅读
SN74ALVCH16841 具有三态输出的 2...

SN74LVTH16373 具有三态输出的 3....

'LVTH16373器件是16位透明D型锁存器,具有3态输出,设计用于低压(3.3V)VCC操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。 OE不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 这些器件完全...

发表于 2018-10-20 15:53 ? 0次阅读
SN74LVTH16373 具有三态输出的 3....

SN74ALVCH16823 具有三态输出的 1...

这个18位总线接口触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16823具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 SN74ALVCH16823可用作两个9位触发器或一个18-位触发器。当时钟使能(CLKEN)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN置为高电平会禁用时钟缓冲区,从而锁存输出。将清除(> CLR)输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(< span style =“text-decoration:overline”> OE )输入可用于将九个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 输出使能(OE)输入不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定...

发表于 2018-10-20 15:12 ? 0次阅读
SN74ALVCH16823 具有三态输出的 1...

SN74ABT16373A 具有三态输出的 16...

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...

发表于 2018-10-20 15:07 ? 0次阅读
SN74ABT16373A 具有三态输出的 16...

SN74ALVCH16820 具有双路输出和三态...

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...

发表于 2018-10-20 14:49 ? 0次阅读
SN74ALVCH16820 具有双路输出和三态...

HART/MODBUS网关作为HART第二主站在污水处理厂的应用

发表于 2018-10-20 13:53 ? 44次阅读
HART/MODBUS网关作为HART第二主站在污水处理厂的应用

SN74ABT16374A 具有三态输出的 16...

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...

发表于 2018-10-20 11:46 ? 0次阅读
SN74ABT16374A 具有三态输出的 16...

SN74AHCT16374 具有三态输出的 16...

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...

发表于 2018-10-20 11:32 ? 0次阅读
SN74AHCT16374 具有三态输出的 16...

写配置寄存器后L6480自举电荷泵停止

发表于 2018-10-20 11:30 ? 21次阅读
写配置寄存器后L6480自举电荷泵停止

CY74FCT162374T 具有三态输出的 1...

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...

发表于 2018-10-20 11:28 ? 0次阅读
CY74FCT162374T 具有三态输出的 1...

SN74ALVCH16260 具有三态输出的 1...

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...

发表于 2018-10-20 11:08 ? 4次阅读
SN74ALVCH16260 具有三态输出的 1...

SN74ALVCH16374 具有三态输出的 1...

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...

发表于 2018-10-20 11:06 ? 0次阅读
SN74ALVCH16374 具有三态输出的 1...

SN74ALVCH16373 具有三态输出的 1...

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...

发表于 2018-10-20 11:02 ? 0次阅读
SN74ALVCH16373 具有三态输出的 1...

SN74LVCH16373A 具有三态输出的 1...

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...

发表于 2018-10-20 11:00 ? 0次阅读
SN74LVCH16373A 具有三态输出的 1...

SN74ABTH16260 具有三态输出的 12...

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

发表于 2018-10-20 10:51 ? 0次阅读
SN74ABTH16260 具有三态输出的 12...

MAX77650 PMIC如何利用SIMO技术为...

了解SIMO技术如何简化智能袜子婴儿监护器等低功耗系统的设计。您会了解到MAX77650 PMIC如...

发表于 2018-10-20 10:50 ? 36次阅读
MAX77650 PMIC如何利用SIMO技术为...

SN74ABT162823A 具有三态输出的 1...

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...

发表于 2018-10-20 10:48 ? 3次阅读
SN74ABT162823A 具有三态输出的 1...

SN74ABTH162260 具有串联阻尼电阻和...

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...

发表于 2018-10-20 10:45 ? 0次阅读
SN74ABTH162260 具有串联阻尼电阻和...

SN74ABT162841 具有三态输出的 20...

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...

发表于 2018-10-20 10:43 ? 0次阅读
SN74ABT162841 具有三态输出的 20...

SN74ALVTH16821 具有三态输出的 2...

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...

发表于 2018-10-20 10:35 ? 0次阅读
SN74ALVTH16821 具有三态输出的 2...

SN74ALVTH16374 具有三态输出的 2...

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...

发表于 2018-10-20 10:31 ? 0次阅读
SN74ALVTH16374 具有三态输出的 2...

通过TMS320LF2407A实现磁通正弦PWM...

电压空间矢量脉宽调制技术(SVPWM,也称为磁通正弦PWM)是从电动机的角度出发,着眼于使电机获得幅...

发表于 2018-10-20 08:20 ? 64次阅读
通过TMS320LF2407A实现磁通正弦PWM...

如何编程MAX32620FTHR平台及配置寄存器

在本系列视频的最后一节,我们将了解如何配置寄存器以及编程MAX32620FTHR平台,对连接到...

发表于 2018-10-20 04:07 ? 43次阅读
如何编程MAX32620FTHR平台及配置寄存器

SN74ABTH16823 具有三态输出的 18...

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

发表于 2018-10-20 17:15 ? 0次阅读
SN74ABTH16823 具有三态输出的 18...

SN74AHCT16373 具有三态输出的 16...

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...

发表于 2018-10-20 16:23 ? 0次阅读
SN74AHCT16373 具有三态输出的 16...

如何使用MAX96705/MAX96706 GM...

学习在PCLK不可用时如何使用MAX96705吉比特多媒体串行链路(GMSL)串行器和MAX9670...

发表于 2018-10-20 03:16 ? 49次阅读
如何使用MAX96705/MAX96706 GM...

如何设置外设管理单元

在系列视频的第2节,我们进一步了解如何设置Maxim的外设管理单元(PMU)。在设置PMU时,只需设...

发表于 2018-10-20 03:10 ? 49次阅读
如何设置外设管理单元

引入虚继承后会造成怎样的影响

从这部分开始我们除了利用内存的信息打印来进行探索外,更多的会通过跟踪和观察编译器产生的汇编代码来理解...

发表于 2018-10-20 09:56 ? 41次阅读
引入虚继承后会造成怎样的影响

高速低功耗的AES ASIC设计如何实现

AES是一个密钥迭代分组密码,对加密来说,输入是一个明文分组和一个密钥,输出是一个密文分组。它将分组...

发表于 2018-10-20 09:45 ? 74次阅读
高速低功耗的AES ASIC设计如何实现

时脉发生器CY22150器件介绍及应用

时脉是许多系统如PC、打印机、视讯转换器、高阶工件站及各种通讯产品的必要组件。CY22150是一款具...

发表于 2018-10-20 08:48 ? 246次阅读
时脉发生器CY22150器件介绍及应用

使用VHDL语言设计可变速彩灯控制器

首先应进行系统模块的划分,规定每一个模块的功能以及各模块之间的接口,最终设计方案分为三大模块:16路...

发表于 2018-10-20 12:06 ? 167次阅读
使用VHDL语言设计可变速彩灯控制器

微处理器的部件组成及特点介绍

算术逻辑单元(ALU,Arithmetic Logical Unit);累加器和通用寄存器组;程序计...

发表于 2018-10-20 10:33 ? 112次阅读
微处理器的部件组成及特点介绍

我们如何来修复setup violation?

Setup violation其实绝大部分原因是由于drv造成的,我们知道,cell的delay其实...

发表于 2018-10-20 15:06 ? 152次阅读
我们如何来修复setup violation?

高速率低延时Viterbi译码器的设计与实现

这样,2x时钟内读的2片RAM深度分别为2V,宽度2L-1个状态的1 bit路径信息,共计4V深...

发表于 2018-10-20 09:58 ? 130次阅读
高速率低延时Viterbi译码器的设计与实现

如何实现电梯控制器系统的设计

在楼层请求寄存器的置位与复位进程”的设计中,通过楼层选择指示变量DR,电梯所在楼层变量LIFTOR和...

发表于 2018-10-20 01:19 ? 118次阅读
如何实现电梯控制器系统的设计

关于ispMACH4000系列CPLD的功能介绍

当寄存器的输入包含异步输入引脚信号时,由于目前ispLEVER版本优化时考虑不够全面,应避免使用Ye...

发表于 2018-10-20 01:12 ? 200次阅读
关于ispMACH4000系列CPLD的功能介绍

基于LinkedInSTM32F4时钟系统初始化...

SystemInit函数开始先进行浮点运算单元设置,然后是复位PLLCFGR,CFGR寄存器,同时通...

发表于 2018-10-20 15:20 ? 301次阅读
基于LinkedInSTM32F4时钟系统初始化...

硬件乘法寄存器是可以通过CPU汇编指令的读或着写...

对于 8 位,24 位操作数寄存器来说,可以通过字节指令进行操作。用一个字节指令进行的乘法器操作,在...

发表于 2018-10-20 10:35 ? 749次阅读
硬件乘法寄存器是可以通过CPU汇编指令的读或着写...

嵌入式开发JTAG接口的应用介绍

通常所说的JTAG大致分两类,一类用于测试芯片的电气特性,检测芯片是否有问题;一类用于Debug;一...

发表于 2018-10-20 08:19 ? 274次阅读
嵌入式开发JTAG接口的应用介绍

如何利用16us精度系统时间实现毫秒级控制

PLC主要是指数字运算操作电子系统的可编程逻辑控制器,用于控制机械的生产过程。也是公共有限公司、电源...

发表于 2018-10-20 09:59 ? 178次阅读
如何利用16us精度系统时间实现毫秒级控制

微芯推新型16位数字信号控制器(DSC)大幅提升...

采用超小封装尺寸的dsPIC33CK是Microchip性能最高的单核DSC。

发表于 2018-10-20 15:37 ? 1367次阅读
微芯推新型16位数字信号控制器(DSC)大幅提升...

TMS320C6726B TMS320C6727...

The TMS320C672x is the next generation of Texas Instruments' C67x generation of high-performance 32-/64-bit floating-point digital signal processors. The TMS320C672x includes the TMS320C6727B, TMS320C6726B, TMS320C6722B, and TMS320C6720 devices.(1) Enhanced C67x+ CPU. The C67x+ CPU is an enhanced version of the C67x CPU used on the C671x DSPs. It is compatible with the C67x CPU but offers significant improvements in speed, code density, and floating-point performance per clock cycle. At 350 MHz, the CPU is capable of a maximum performance of 2800 MIPS/2100 MFLOPS by executing up to eight instructions (six of which are floating-point instructions) in parallel each cycle. The CPU natively supports 32-bit fixed-point, 32-bit single-precision floating-point, and 64-bit double-precision floating-point arithmetic. Efficient Memory System. The memory controller maps the la...

发表于 2018-10-20 16:04 ? 0次阅读
TMS320C6726B TMS320C6727...

基于80C51单片机位寻址编程

80C51单片机有位处理功能,可以对数据位进行操作,因此就有相应的位寻址方式。所谓位寻址,就是对内部...

发表于 2018-10-20 15:08 ? 92次阅读
基于80C51单片机位寻址编程

基于FPGA的异步FIFO设计架构

为了得到正确的空满标志位,需要对读写指针进行同步。一般情况下,如果一个时钟域的信号直接给另一个时钟域...

发表于 2018-10-20 14:34 ? 319次阅读
基于FPGA的异步FIFO设计架构

8位、16位、32位MCU的性能大比拼,该如何选...

那从8位转换位32位究竟有什么优势呢?如何来权衡?要很好地理解技术和您的应用程序以确保您做出正确的设...

发表于 2018-10-20 09:30 ? 2067次阅读
8位、16位、32位MCU的性能大比拼,该如何选...

STM32上的CAN通讯是什么?CAN模式功能的...

一.工作模式 通过CAN_MCR寄存器控制INRQ和SLEEP 1.初始化INRQ=1 SLEEP=...

发表于 2018-10-20 19:37 ? 476次阅读
STM32上的CAN通讯是什么?CAN模式功能的...

基于MCU模块的定时器工作原理解析

在MCU中(M16),定时器是独立的一个模块,M16有三个独立的定时器模块,即T/C0、T/C1和T...

发表于 2018-10-20 16:16 ? 122次阅读
基于MCU模块的定时器工作原理解析

51单片机的基本组成结构解析

·128bytes的数据存储器(RAM) (52有256bytes的RAM) ·32条I/O口线·...

发表于 2018-10-20 17:00 ? 263次阅读
51单片机的基本组成结构解析

基于AVR单片机的常见问题解答

所有的C 编译器均已在ATMEL 网站上有关第三方工具供应商的网页上列出;ATMEL 公司在它的网站...

发表于 2018-10-20 16:52 ? 138次阅读
基于AVR单片机的常见问题解答

时序违例的修正与时序优化的思考方向

时序逻辑电路示意图如下。前后两级寄存器之间有一个组合逻辑运算电路。

发表于 2018-10-20 08:23 ? 403次阅读
时序违例的修正与时序优化的思考方向

新版IAR调试查看寄存器方法

这不前面写了一篇在较小资源上跑一个实时操作系统,后台有朋友问了该如何优化代码,我大概回答了一点可以优...

发表于 2018-10-20 17:51 ? 508次阅读
新版IAR调试查看寄存器方法

IP网络维护的四大难题,如何运营好IP网络

我们利用IP协议就可以使这些性能各异的网络在网络层上看起来好像是一个统一的网络。这种使用IP协议的虚...

发表于 2018-10-20 08:08 ? 1324次阅读
IP网络维护的四大难题,如何运营好IP网络

针对通道化0C48 POS线卡提出的基于PM53...

本文基于PM5360和FPGA设计通道化OC48线卡,讨论设计需求,给出总体设计方案,重点分析PM5...

发表于 2018-10-20 10:03 ? 384次阅读
针对通道化0C48 POS线卡提出的基于PM53...

TCA9534A 具有中断输出和配置寄存器的远程...

TCA9534A是一款16引脚器件,可为两线双向I 2 C总线(或SMBus)协议提供8位通用并行输入和输出(I /O)扩展。该器件可在1.65V至5.5V的电源电压范围内运行,从而允许使用各种器件。该器件支持100kHz(标准模式)和400kHz(快速模式)时钟频率。当开关,传感器,按钮,LED,风扇和其他类似器件需要额外的I /O时,I /O扩展器(如TCA9534A)可提供简单解决方案。 TCA9534A的功能包括在 INT 引脚上生成中断。这样,主设备就知道输入端口状态何时发生了变化。硬件可选地址引脚A0,A1和A2最多允许8个TCA9534A器件位于同一I 2 C总线上。该器件还可通过电源循环供电以生成加电复位,从而复位到默认状态。 特性 低待机电流消耗 I 2 C至并行端口扩展器 开漏电路低电平有效中断输出 1.65V至5.5V的工作电源电压范围 可耐受5V电压的I /O端口 400kHz快速I 2 C总线 3个硬件地址引脚可在I 2 C /SMBus上支持最多8个器件 输入和输出配置寄存器 极性反...

发表于 2018-10-20 17:36 ? 18次阅读
TCA9534A 具有中断输出和配置寄存器的远程...

IEEE1588的原理介绍及在KeyStone1...

软件协议栈通过协议处理以后获得本地的时钟与时钟源的绝对时间差值,然后通过寄存器调整本地绝对时间戳。在...

发表于 2018-10-20 08:59 ? 450次阅读
IEEE1588的原理介绍及在KeyStone1...

基于adv212的jpeg2000静态图像压缩系...

干涉图在压缩后,如果丢失信息过多,或是丢失了部分重要信息,则无法复原出真实的光谱。

发表于 2018-10-20 08:33 ? 920次阅读
基于adv212的jpeg2000静态图像压缩系...

AVR单片机的特点及缺点解析

AVR单片机指令以字为单位,且大部分指令都为单周期指令。而单周期既可执行本指令功能,同时完成下一条指...

发表于 2018-10-20 17:03 ? 180次阅读
AVR单片机的特点及缺点解析

PIC单片机特点及不足之处解析

PIC单片机系列是美国微芯公司(Microship)的产品,共分三个级别,即基本级、中级、高级,是当...

发表于 2018-10-20 16:55 ? 297次阅读
PIC单片机特点及不足之处解析

MSP430系列单片机特性及应用领域介绍

MSP430系列单片机是德州仪器1996年开始推向市场的一种16位超低功耗的混合信号处理器,给人们留...

发表于 2018-10-20 16:50 ? 166次阅读
MSP430系列单片机特性及应用领域介绍

51单片机优缺点及应用领域介绍

应用最广泛的8位单片机当然也是初学者们最容易上手学习的单片机,最早由Intel推出,由于其典型的结构...

发表于 2018-10-20 16:45 ? 274次阅读
51单片机优缺点及应用领域介绍

如何又快又好的学习单片机?

很多想学单片机的人问的第一句话就是:“怎样才能学好单片机”?今天和大家讨论对于如何开始学单片机、如何...

发表于 2018-10-20 16:09 ? 526次阅读
如何又快又好的学习单片机?

时序逻辑电路的建立,保持时间裕量分析

当然上述情况还忽略了时钟的延迟,即默认前后两级寄存器的clk都是同时到达。如果时钟存在正延时,即时钟...

发表于 2018-10-20 10:45 ? 504次阅读
时序逻辑电路的建立,保持时间裕量分析

为什么寄存器会有建立时间,保持时间要求,以及传输...

当时钟信号为低电平时,传输门T1导通,数据经过反相器I1,传输门T1,反相器I3,传到QM端。此时T...

发表于 2018-10-20 10:25 ? 689次阅读
为什么寄存器会有建立时间,保持时间要求,以及传输...

MAX6625型智能数字温度传感器工作原理及程序...

在系统温度测量和控制中,温度传感器的选用正从模拟式向数字式、从集成化向智能化的方向飞速发展。MAX6...

发表于 2018-10-20 15:33 ? 118次阅读
MAX6625型智能数字温度传感器工作原理及程序...

如何解决异步FIFO跨时钟域亚稳态问题?

跨时钟域的问题:前一篇已经提到要通过比较读写指针来判断产生读空和写满信号,但是读指针是属于读时钟域的...

发表于 2018-10-20 14:29 ? 437次阅读
如何解决异步FIFO跨时钟域亚稳态问题?

PCIe总线自V2.0加入了功能层复位的功能

FLR只复位对应Function的内部状态和寄存器(使其暂时不变化,Making it quiesc...

发表于 2018-10-20 09:46 ? 521次阅读
PCIe总线自V2.0加入了功能层复位的功能

如何开始学单片机?如何开始上手?

先说说单片机,一般我们现在用的比较多的的MCS-51的单片机,它的资料比较多,用的人也很多,市场也很...

发表于 2018-10-20 17:16 ? 634次阅读
如何开始学单片机?如何开始上手?

PCI总线中定义了四种复位名称

热复位(Hot Reset)是一种In-band 复位,其并不使用边带信号。PCIe设备通过向其链路...

发表于 2018-10-20 09:19 ? 449次阅读
PCI总线中定义了四种复位名称

应用于数字电视机顶盒的Java虚拟机的特点介绍

Java虚拟机处于机器和编译程序之间,在任何平台上都提供给编译程序一个共同的接口。Java源程序经过...

发表于 2018-10-20 10:31 ? 610次阅读
应用于数字电视机顶盒的Java虚拟机的特点介绍

如何在Arria10中Get刷新技能!

那么该如何通过内存映射配置和状态寄存器接口(简称MMR接口)来发送请求呢?为此,我们得掌握如何在内存...

发表于 2018-10-20 17:12 ? 480次阅读
如何在Arria10中Get刷新技能!

告诉你真正的verilog执行顺序,纠正你的思路...

同时大家要明白verilog不是不能实现顺序执行,而是实现顺序执行并不像语法那么直观,最简单的顺序...

发表于 2018-10-20 16:45 ? 765次阅读
告诉你真正的verilog执行顺序,纠正你的思路...

PCIe中断机制介绍(MSI)

当Mask Bits将相关的中断向量(Interrupt Vector)屏蔽后,该MSI将不会被发送...

发表于 2018-10-20 15:07 ? 603次阅读
PCIe中断机制介绍(MSI)

51单片机共有21个特殊功能寄存器

分成DPL(低8位)和DPH(高8位)两个寄存器。用来存放16位地址值,以便用间接寻址或变址寻址的方...

发表于 2018-10-20 14:41 ? 574次阅读
51单片机共有21个特殊功能寄存器

C语言访问MCU寄存器的方式有哪些?

使用指针的方式来访问特殊功能寄存器的优势在于完全符合标准的ANSI-C,而无需扩展语法,形成“方言”...

发表于 2018-10-20 15:42 ? 593次阅读
C语言访问MCU寄存器的方式有哪些?

如何通过I2C总线I/O口实现系统的多个功能?

随着单片机控制系统的不断扩大以及控制功能不断增多,有限的单个单片机通用I/O口已不能满足同一系统中控...

发表于 2018-10-20 10:05 ? 576次阅读
如何通过I2C总线I/O口实现系统的多个功能?

飞思卡尔推出CodeWarrior 10开发套,...

当设计飞思卡尔的广泛的微控制器 (MCU) 和微处理器 (MPU) 解决方案时,CodeWarrio...

发表于 2018-10-20 09:55 ? 1015次阅读
飞思卡尔推出CodeWarrior 10开发套,...

聊聊原子变量、锁、内存屏障那点事(1)

首先是现代编译器的代码优化和编译器指令重排可能会影响到代码的执行顺序。编译期指令重排是通过调整代码中...

发表于 2018-10-20 08:20 ? 557次阅读
聊聊原子变量、锁、内存屏障那点事(1)

凌力尔特8通道、18 位、1Msps逐次逼近寄存...

凌力尔特公司 (Linear Technology Corporation) 推出 8 通道、18...

发表于 2018-10-20 17:26 ? 144次阅读
凌力尔特8通道、18 位、1Msps逐次逼近寄存...

Root如何处理来自其他PCIe设备的错误消息

高级可校正错误屏蔽寄存器如下图所示,默认情况下,这些bit的值都是0。也就是说,只要发生相关错误,且...

发表于 2018-10-20 09:44 ? 569次阅读
Root如何处理来自其他PCIe设备的错误消息

PCIe错误报告机制上高级错误报告AER

其中,最低5bits为当前错误指针(First Error Pointer),当相关错误状态更新时,...

发表于 2018-10-20 11:31 ? 529次阅读
PCIe错误报告机制上高级错误报告AER

PCIe总线的三种错误报告方式

PCIe设备的配置空间中的状态与控制寄存器如上图所示,通过这些寄存器可以使能(或禁止)通过错误消息(...

发表于 2018-10-20 10:14 ? 798次阅读
PCIe总线的三种错误报告方式

如何擦除超级时序控制器的EEPROM空间,以及如...

要逐字节写入EEPROM空间,请执行下列步骤:? 发送从机地址。? 接收应答消息。? 发送EEPRO...

发表于 2018-10-20 11:35 ? 678次阅读
如何擦除超级时序控制器的EEPROM空间,以及如...
宋海村村委会 南圣胡安 应昌街 金华锅炉厂 细米胡同
东辛庄村 阮桥乡 内黄 金鼎花园 锁金村街道